## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09139431 A

(43) Date of publication of application: 27.05.97

(51) Int. CI

H01L 21/82 H01L 21/316 H01L 21/3205

(21) Application number: 07296551

(22) Date of filing: 15.11.95

(71) Applicant:

**NEC CORP** 

(72) Inventor:

**WATANABE TAKESHI** 


## (54) SEMICONDUCTOR DEVICE AND ITS **MANUFACTURE**

## (57) Abstract:


PROBLEM TO BE SOLVED: To semiconductor device having a planar structure of multilayer interconnections, in which moisture is stopped from entering through fuse holes in order to prevent the degradation of device characteristics.

SOLUTION: An opening 11 is provided in a cover film 10, an insulating film, etc., to blow a fuse 3, and it is surrounded by a dummy wiring layer 5X in a horizontal plane. The dummy wiring layer 5X is in the same plane as an SOG film 7 for flattening, and thus the former causes interruption in the continuity of the latter. Even if the SOG film 7 is partially exposed in the opening 11, the dummy circuit layer 5X serves as a shield so that moisture can not enter the circuit inside.

COPYRIGHT: (C)1997,JPO



(b)



(19)日本回答新介 (JP) (12) 公開特許公報 (A)

特開平9-139431

(43)公開日 平成9年(1997)5月27日

S	21/88				,
æ	21/82				21/3205
၀	21/316				21/316
দা	21/82	T10H			H01L 21/82
技術表示箇所		ΡI	疗内整理番号	概则打中	(51) Int.Cl.*

審查請求 有 、 請求項の数 5 OL (全 6 頁)

(21)出頭番号 棒型平7-296551 (22)出頭番号 半成7年(1996)11月15日

(71)出觀人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号

日者 渡辺 武士 東京高格区芝五丁目7番1号 日本電気株 ナヘルナ

式会社内 (74)代理人 弁理士 的木 章夫


## (54) 【発明の名称】 半導体装置とその製造方法

57) 【安约】

【課題】 多級配級構造の平坦化を図るためにSOG販を利用すると、ヒューズ溶断用の周口内にSOG販の資格が露呈され、このSOG販を通して水分が内部回路にまで進入され、半導体装置の特性が劣化される。

【解決手段】 ヒューズ3を溶断するためにカバー版10や絶縁版8等に設けた開口11を平面方向に開むようにダミーの配線板5×を形成する。このダミーの配線板5×は平坦化を行うためのSO底度7と同じ場に位置されるため、SGO長7を開口11の周囲において分断することになる。開口11内にその一端部が露見されたSOG長7が水分を吸収しても、ダミー配線板5×によって水分の伝達が防止され、水分が内部回路にまで進入することが切出される。

9



A STATE OF THE STA

【特許請求の範囲】

【請求項1】 上下層の配線塔を絶縁する層間絶縁版の一部が強布絶縁膜が形成されて平担化を行っている多層 配線構造を有する半導体装置において、前部強布絶縁版 を含む前部塔間絶縁版の厚さ方向にわたって開設された 即口を有し、かつ前記強布絶縁版と同じ塔に前部開口を 平面方向に囲む配線塔が形成されていることを特徴とす る半導体装置。

【清水項2】 周口を囲む配線層は、ダミーの配線層である請求項1の半導体装置。

【請求項4】 半導体基板に第1の絶縁膜及び第2の絶縁膜を形成する工程と、この第2の絶縁膜上に配線層を形成し、かつこの配線層の一部により所要の領域に囲い状のグミーの配線層を形成する工程と、全面に第3の絶縁膜を形成した後、強布絶縁膜を強布し、かつこれをエッチングバックして前記配線層の直上の強布絶縁膜を除近する工程と、金面に第4の絶縁膜及びカバー膜を形成する工程と、前記グミーの配線層で囲まれた領域に前記カバー膜の表面から前記途布絶縁膜を含むことを特徴とする半導体装置の製造方法。

【請求項5】 第1の絶縁版上の所要の領域に冗長回路のヒューズを形成し、その上に第2の絶縁版を形成し、かつ前記グミーの配線層は前記ヒューズの一部を囲むよかつ前記グミーの配線層は前記ヒューズ上における第2つに形成され、前記周口は前記ヒューズ上における第2の絶縁版が所要の厚さに残される厚さまで開設される請求項4の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は冗長回路を有し、かつ多層配線構造の半導体装置とその製造方法に関する。 【0002】

【従来の技術】近年における半導体装置の高気積化に伴って多地配数構造が採用されているが、下頭配線によってその表面に段差が生じると、上側配線において段切れ等の不良が生じ易くなる。このため、従来から下側配線の段差を銀和する構成が提案されている。図6はその一個を示す図である。先ず、図6(a)のように、半導体基板1の全面にCVD法によりシリコン酸化膜からなる第1の総縁膜2と第2の絶縁膜4を形成する。そして、その上にタングステン配線板5を形成し、その上面にプラズマCVD法により500nmのプラズマ酸化膜からなる第3の総縁膜6を形成する。そして、この第3の絶縁膜6上には消費シリカ(SOG)膜7を強布した後、約400で、30分のペーク処理を行う。

【0003】次いで、図6 (b) のように、前記タング

ステン配線図5の上側において前記第3の総縁数6の一部が露呈されるまで前記50G数7をエッチングバックする。これにより前記タングステン配線図5の側にのみ50G数7が残される。「0004」しかる上で、図6(c)のように、会面にプラズマCVD法により約400nmのプラズマ僚化数からなる第4の絶縁数8を形成し、タングステン配線図5の上にコンタクト礼8 aを形成する。さらに、この回ンタフト礼8 aを形成後、タングステン配線図5にほおようにスパック法により700nmの入1SiCuと50nmのTiNを形成し、初初配線図9を形成する。次に、全面に対10を形成する。次に、全面に約110を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約100nmのカバー数10を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約1100nmのカバー数10を形成する。次に、全面に約1100元

切断する場合には、この閉口11を通してヒューズ3に の絶縁版4もその膜厚を低減させている。ヒューズ3を いては、素子の微細化により生じ易い素子欠陥を救済す レーザ光を投射し、ヒューズを溶断している。 8,6を選択エッチングして開口11を設け、かつ第2 領域において前記カバー膜10、第4,第3の各絶縁膜 た後に、図7(b)のように、このヒューズを形成した 3を形成しておき、図6 (c)に示した工程が完了され ば、前記した例では、図7 (a) に示すように、第1の 一部を冗長回路に切り替えることが行われている。例え 回路に欠陥が生じたときにヒューズを切断して本回路の 路は例えばヒューズにより本回路に接続されており、 るために冗長回路が設けられることがある。この冗長回 絶縁膜2の上にタングステンシリサイドによりヒューズ [0006] 【0005】ところで、前記したような半導体装置にお

【発明が解決しようとする課題】このようにヒューズの格断効率を高めるために、ヒューズ3上の絶縁販をエッチングして関口を形成しているが、このとき、図7(b)のように、関口11の形成領域に前記SG膜7がエッチングされずに投存していると、このSGの膜7の端部が開口11の側面に露呈される状態が生じることになる。このようにSGO膜7の端部が露呈されていると、半導体装置を樹脂対止したプラスチックバッケージからの水分がSGG膜7の端部から吸収され、吸収された水分がSOG膜7を通して内部回路にまで伝えられ、

【0007】このため、周口11の形成領域にSOG版 7が完全に投らないように、SOG版のエッチングを進行させると、エッチング時間が長くなって製造効率が低下するとともに、配線領域のSOG版の版厚も低減され、前記した多層配線構造の平坦化効果が低下されてしまうことになる。 内部回路を電気的に短絡して半導体装置の動作不良や信

頼性を低下させる原因となる。

【0008】本発明の目的は、多層配線構造の平坦化を 図る一方で、ヒューズ関口からの水分の進入による特性 劣化を防止した半導体装置とその製造方法を提供するこ

の溶断を行うように形成される。 同じ層に関目を平面方向に関む危線層が形成されている が形成されて平坦化を行っている多層配線構造を有する 上下的の配線的を絶縁する場間絶縁版の一部にSOG版 一の配線層で構成される。また、開口は冗長回路のヒュ 方向にわたって周数された周日を有し、かつSOG既と 半導体装置において、SOG既を含む層間絶縁酸の算さ ーズ形成領域に開設され、この閏日を利用してヒューズ ことを特徴とする。ここで、関口を囲む配線層は、ダミ 【課題を解決するための手段】本発明の半導体装置は、

成し、かつ前記ダミーの配線圏は前記ヒューズの一部を の配模的で囲まれた領域にカバー数の表面からSOG数 記配線域の直上のSOG膜を除去する工程と、全面に第 る第2の絶縁膜が所要の単さに残される厚さまで開設さ 囲むように形成され、前記閉口は前記とユーズ上におけ を含んでいる。特に、第1の絶縁膜上の所要の領域に冗 を含む所要の厚さ範囲にわたって開口を開設する工程と 4の絶縁脱及びカバー腹を形成する工程と、前記ダミー SOG膜を強布し、かつこれをエッチングバックして前 を形成する工程と、全面に第3の絶縁膜を形成した後、 模型の一部により所要の領域に囲い状のダミーの危機器 長回路のヒューズを形成し、その上に第2の絶縁膜を形 基板に第1の絶縁膜及び第2の絶縁膜を形成するII程 と、この第2の絶縁版上に配線層を形成し、からこの配 【0010】本発明の半導体装置の製造方法は、半導体

[0011]

危線局の一部を利用して後工程で形成する周口を包囲す 第1の絶縁版2を形成し、その上でヒューズ領域には約 基板1の全面にCVD法によりシリコン酸化膜からなる 図である。先ず、図1 (a), (b)のように、半導体 参照して説明する。図1ないし図4は本発明の実施形態 る領域に、ダニーのタングステン配線B 5 X を形成して 形成する。このとき、ヒューズ領域では、タングステン C V D 法により約500 n mのタングステン配線磁5を た、配線領域ではこの第2絶縁膜4の上にタングステン 150 nmのタングステンシリサイドからなるヒューズ を工程順に示す図であり、図1~図3のそれぞれにおい 3を形成し、その上に第2の絶縁膜4を形成する。ま 【発明の実施の形態】次に、本発明の実施形態を図面を ·(a)は配線領域の、(b)はヒューズ領域の断回

した後、約400℃、30分のペーク処理を行う。 第3の絶縁膜6上には有機シリカ (SOG) 膜7を塗布 化版からなる第3の絶縁版6を形成する。そして、この 上面にプラズマCVD法により500mのプラズマ酸 【0012】しかる上で、前記タングステン配銀燈5の 【0013】次いで、図2 (a), (b)のように、前

> ングされないSOG版7が薄く残されている。 間の段差が緩和される。また、ヒューズ領域にはエッチ ン配線形5の間にのみ80G膜7が残され、配線層5の グバックする。これにより配級領域では前記タングステ 版6の一部が露呈されるまで前記SOG版7をエッチン 記タングステン配線塔5の上側において前記第3の絶縁

次に、全面に約1000mのカバー膜10を形成す 50 nmのTiNを形成し、積層配線隔9を形成する。 るようにスパッタ法により700nmのAISiCuと 孔を形成し、その後、タングステン配線図5に接続され て、配線領域でタングステン配線图5の上にコンタグト ズマ酸化膜からなる第4の絶縁膜8を形成する。そし に、全面にプラズマCVD法により約400nmのプラ 【0014】しかる上で、図3 (a), (b)のよう

11は、図4 (b) に平面構成を示すように、前記ダミ ーのタングステン配線層 5 Xで囲まれた区画内に形成さ 断する場合には、この関口11を通してヒューズ3にレ いる。この閏日11を形成することで、ヒューズ3を切 上の腹厚が300~400nmとなるように低波させて して開口11を設け、かつ第2の絶縁版4もヒューズ3 脱10、第4,第3の各絶縁膜8,6を選択エッチング 域においては、ヒューズ3上の一部に対して資語カバー 【0015】次いで、図4 (a) のように、ヒューズ⑪ ザ光を投射して溶断することが容易となる。この開口

ることが防止される。これにより、内部回路での指気的 れた状態とされているため、水分はダミーのタングステ かしながら、閉口11を囲むようにダミーのタングステ 半導体装置の内部にまで水分が進入されようとする。し 閉口11にまで進入され、SOG膜7が水分を吸収し、 るため、プラスチックパッケージ封止したときに水分が 装置では、開口11にSOG膜7の端部が露星されてい な短輪や信頼性の劣化が防止される。 ン配線板 5 Xによって遮断され、内部回路にまで進入す ン配線局 5 XによってSOG膜7は内部回路とは分断さ ン配線層 5 Xが形成されており、このダミータングステ 【0016】したがって、このように構成された半導体

発明の半導体装置をプラスチック封止した上で、130 による多層配線構造の平坦化が促進できる。因みに、 回路への水分の進入が防止されるため、SOG版7のエ ヒューズ領域に残存されていても、前記したように内部 の試験を行ったところ、不良の発生は皆無であった。 を短縮して半導体装置の製造効率を高め、かつSOG膜 ッチングを必要以上に行うことはなく、エッチング時間 【0017】また、この半導体装置では、SOG膜7が 圧力25atm、湿度100%の状態で500時間

口を2重に囲むタングステン配線図5 X 1 ,5 X 2 で構 に形成するダミーのタングステン配模図は、ヒューズ開 【0018】ここで、図5に示すように、ヒューズ領域

> 題められる。 成してもよい。さらには、スペースに余裕があれば、3 て水分が内部回路にまで進入することを防止する効果が グステン配線の数が多ければ、それだけSOG膜を通し 重以上で囲むように形成してもよい。このダミーのタン [0019]


路にまで進入されることはなく、半導体装置の特性劣化 も配線圏が形成されているので、開口内にSOG膜の端 を有し、かつ強布絶縁膜と同じ層に関口を平面方向に囲 め、SOG膜による多層配線構造の平坦化効果が高めら においてSOG膜を完全にエッチングする必要がないた や信頼性の低下が防止される。また、開口を設けた領域 によってSOG版が分断されているため、水分が内部回 て内部回路にまで進入されようとした場合でも、配線図 部が韓星され、この猫路から水分がSOG膜に吸収され を含む層間絶縁膜の厚き方向にわたって開設された開口 多層配線構造を有する半導体装置において、強布絶縁脱 腰の一部に強布絶縁膜が形成されて平坦化を行っている 【発明の効果】以上説明したように本発明は、層間絶続

【図面の簡単な説明】

面図のその1 たある。 【図1】本発明の実施形態の製造方法を工程順に示す断

【図2】本発明の実施形態の製造方法を工程順に示す断

[返 ]



9

面図のその2である。

3

特開平09-139431

面図のその3である。 【図3】本発明の実施形態の製造方法を工程順に示す断


面図と平面図である。 【図4】本発明の実施形態の製造方法を工程順に示す断

示す断面図である。 【図6】従来の半導体装置の製造方法の一例を工程順に 【図5】本発明の他の実施形態における平面図である。

の断面図である。 【図7】図6の製造方法における問題点を説明するため

【符号の説明】


- 半導体基板
- 第1の絶縁膜
- ヒュース
- タングステン配線局 第2の絶縁膜
- 5 X ダミーのタングステン配線層
- 第3の絶縁膜
- 第4の絶縁膜 SOG膜
- 10 カバー膜 机构化规模



9

[図2]

<u>a</u>



9

6)

9

[図7]

特周平09-139431